IT之家 9 月 28 日消息，YouTuber @High Yield 发现，AMD 计划在下一代 Zen 6 处理器中引入全新的 D2D 互连技术，以取代现有的 SERDES 方案。值得一提的是，该技术已在 Strix Halo APU 上得到验证，表现出显著的功耗优化和延迟改进。
从 SERDES 转向“海量布线 / 线海”（Sea-of-Wires）
自 Zen 2 时代起，AMD 一直在使用 SERDES PHY 技术来实现 CCD 芯粒间的高速互连。位于 CCD 边缘的串行器将并行数据转为串行比特流，再跨封装传输至 I/O/SoC 芯片，最后再反向解串。
但从 AMD 这些年推出的产品来看，这一方法存在两大问题：
- 能耗开销：序列化 / 反序列化需要额外的时钟恢复
